内存数据传输率

内存数据传输率

基本概念

  • 外频 — 由主板为CPU提供的基准时钟频率。
    ( 前端总线(Front Side Bus) FSB — 是讲CPU连接到北桥芯片的总线。(北桥负责联系内存显卡等数据量最大的部件)。

计算公式

主频 = 外频 * 倍频 (MHz)

(Intel CPU) 前端总线 = 外频 * 4 (MHz)

(AMDCPU) 前端总线 = 外频 * 2 (MHz)

CPU数据带宽 = 前端总线 * 位宽 / 8 (MB/S)

内存带宽 = 内存数据传输频率 * 位宽 / 8 (MB/S)

SDRAM 、DDR、DDR2、DDR3的区别

  • SDRAM 是1bit预取。
  • DDR SDRAM 是 2bit预取。(在时钟的上升沿、下降沿都传输数据)
  • DDR2 是4bit预取。
  • DDR3 是8bit预取。

memory

DDR 2的重大改进之处就在于数据预取从DDR的2bit提升为4bit。所谓2bit预取,可以理解为内存核心向外部I/O缓冲传递一次数据,可供外部I/O传输两次的量。而4bit预取,就是内存核心向外部I/O缓冲传递一次数据,可供外部I/O传输4次的量。
内存芯片的频率也有芯片核心频率和外部频率两种:在DDR时代,这两个频率是相同的;但在DDR 2时代,核心频率就变成了外部频率的一半。这是为什么呢?因为DDR的2bit预取,核心一次传输的数据可供外部I/O缓冲传输2次,而数据以DDR方式传输,数据传输是CLK时钟的上下沿触发,因此外部时钟频率与核心频率保持一致。而4bit预取就不一样了,核心一次传输数可供外部I/O缓冲传输4次,同样使DDR方式传输,外部频率也要是核心频率的两倍才行。
这样一来,问题就出现了。因为外部频率才是内存数据传输品频率的基准,我们平时说的内存的频率都是指其外部频率,除非不以DDR方式工作,否则当预取数据超过外部I/O缓冲和MCH芯片一次DDR传输量,内存芯片核心频率就必须降低。
相对于DDR2内存的4bit预取机制,DDR3内存模组最大的改进就是采用了8bit预取机制设计,也就是内部同时并发8位数据。在相同Cell频率 下,DDR3的数据传输率是DDR2的两倍。这样DRAM内核的频率只有接口频率的1/8,DDR3-800的核心工作频率只有100MHz,当DRAM 内核工作频率为200MHz时,接口频率已经达到了1600MHz。而当DDR3内存技术成熟时,相信有实力的内存厂商将推出DDR3-2000甚至 2400的频率更高的内存。

SDRAM(第一代内存)用时钟频率命名。

SDRAM

DDR、DDR2、DDR3等内存采用数据传输的频率作为命名标准,并在前面加上其DDR代数的符号。

DDR

Leave a Reply

Your email address will not be published. Required fields are marked *